|
|
Differenze
Queste sono le differenze tra la revisione selezionata e la versione attuale della pagina.
|
risc [2011/03/31 13:06] 127.0.0.1 modifica esterna |
risc [2012/10/04 14:16] (versione attuale) ataru_75 [Primi RISC] |
||
|---|---|---|---|
| Linea 1: | Linea 1: | ||
| ===== RISC ===== | ===== RISC ===== | ||
| + | <sup>Da DVG - Il Dizionario dei Videogiochi</sup> | ||
| - | **RISC**, acronimo dell'inglese **R**educed **I**nstruction **S**et **C**omputer, indica una filosofia di progettazione di architetture per [[microprocessore|microprocessori]] formate da un set di istruzioni contenente istruzioni in grado di eseguire operazioni semplici che possono essere eseguite in tempi simili. Questa filosofia di progettazione è opposta a quella alla base delle architetture complex instruction set computer che invece predilige processori dotati di istruzioni anche molto complesse con tempi di esecuzione molto diversi a seconda delle istruzioni. I più comuni processori RISC sono: AVR, PIC, [[ARM]], DEC Alpha, PA-RISC, SPARC, MIPS e POWER. | + | \\ **RISC**, acronimo dell'inglese **R**educed **I**nstruction **S**et **C**omputer, indica una filosofia di progettazione di architetture per [[microprocessore|microprocessori]] formate da un set di istruzioni contenente istruzioni in grado di eseguire operazioni semplici che possono essere eseguite in tempi simili. Questa filosofia di progettazione è opposta a quella alla base delle architetture complex instruction set computer che invece predilige processori dotati di istruzioni anche molto complesse con tempi di esecuzione molto diversi a seconda delle istruzioni. I più comuni processori RISC sono: AVR, PIC, [[ARM]], DEC Alpha, PA-RISC, SPARC, MIPS e POWER. |
| + | \\ | ||
| |{{http://www.dizionariovideogiochi.it/lib/exe/fetch.php?cache=cache&media=maggio08:600px-dec_alpha_21-35023-13_j40793-28_top.jpg?200}}| | |{{http://www.dizionariovideogiochi.it/lib/exe/fetch.php?cache=cache&media=maggio08:600px-dec_alpha_21-35023-13_j40793-28_top.jpg?200}}| | ||
| - | + | | //Processore RISC DEC Alpha\\ 21064 il primo esponente della\\ famiglia DEC Alpha// | | |
| - | |//**Processore RISC DEC Alpha 21064 il primo esponente della famiglia DEC Alpha**//| | + | \\ |
| L'idea che ha ispirato questa architettura è la constatazione che mentre i progettisti impiegavano molte risorse e molto tempo per realizzare istruzioni molto potenti i [[programmatori]] in realtà ignoravano queste istruzioni complesse e i modi di indirizzamento più esotici concentrandosi sui metodi di accesso più comuni e sulle istruzioni più semplici. Inoltre negli anni 80 il divario tra la velocità dei processori e delle [[memoria|memorie]] aumentava e quindi i progettisti iniziarono a studiare tecnologie che riducessero gli accessi alla [[memoria]] e che aumentassero la velocità dei processori, ma queste tecnologie erano molto difficili da implementare con set di istruzioni molto estesi. | L'idea che ha ispirato questa architettura è la constatazione che mentre i progettisti impiegavano molte risorse e molto tempo per realizzare istruzioni molto potenti i [[programmatori]] in realtà ignoravano queste istruzioni complesse e i modi di indirizzamento più esotici concentrandosi sui metodi di accesso più comuni e sulle istruzioni più semplici. Inoltre negli anni 80 il divario tra la velocità dei processori e delle [[memoria|memorie]] aumentava e quindi i progettisti iniziarono a studiare tecnologie che riducessero gli accessi alla [[memoria]] e che aumentassero la velocità dei processori, ma queste tecnologie erano molto difficili da implementare con set di istruzioni molto estesi. | ||
| Linea 33: | Linea 34: | ||
| Studi effettuati da informatici come Andrew Tanenbaum dimostrarono che le [[CPU]] prodotte allora erano molto sovradimensionate rispetto alle reali esigenze dei [[programmi]]. Tanenbaum dimostrò che il 98% delle costanti in un [[programma]] poteva essere memorizzato con parole di 13 [[bit]] sebbene la maggior parte delle [[CPU]] utilizzasse parole a multipli di 8 [[bit]] (quindi 8/16/24 etc.) e quindi sprecasse spazio. Questi studi suggeriscono di memorizzare le costanti nei [[bit]] non utilizzati del set di istruzioni, riducendo il numero degli accessi alla [[memoria]]. Quindi le costanti non verrebbero [[caricamento|caricate]] dalla [[memoria]] o dai registri ma sarebbero inglobate direttamente nel [[codice]] binario dell'istruzione rendendo la [[CPU]] più veloce ed efficiente. Tuttavia questo approccio richiede istruzioni con codifiche corte una lunghezza di parola di almeno 32 [[bit]] per poter aver a disposizione uno spazio ragionevole per le costanti. | Studi effettuati da informatici come Andrew Tanenbaum dimostrarono che le [[CPU]] prodotte allora erano molto sovradimensionate rispetto alle reali esigenze dei [[programmi]]. Tanenbaum dimostrò che il 98% delle costanti in un [[programma]] poteva essere memorizzato con parole di 13 [[bit]] sebbene la maggior parte delle [[CPU]] utilizzasse parole a multipli di 8 [[bit]] (quindi 8/16/24 etc.) e quindi sprecasse spazio. Questi studi suggeriscono di memorizzare le costanti nei [[bit]] non utilizzati del set di istruzioni, riducendo il numero degli accessi alla [[memoria]]. Quindi le costanti non verrebbero [[caricamento|caricate]] dalla [[memoria]] o dai registri ma sarebbero inglobate direttamente nel [[codice]] binario dell'istruzione rendendo la [[CPU]] più veloce ed efficiente. Tuttavia questo approccio richiede istruzioni con codifiche corte una lunghezza di parola di almeno 32 [[bit]] per poter aver a disposizione uno spazio ragionevole per le costanti. | ||
| + | \\ | ||
| |{{http://www.dizionariovideogiochi.it/lib/exe/fetch.php?cache=cache&media=maggio08:522px-powerpc_g4e-1.png?200}}| | |{{http://www.dizionariovideogiochi.it/lib/exe/fetch.php?cache=cache&media=maggio08:522px-powerpc_g4e-1.png?200}}| | ||
| - | |//**Architettura PowerPC G4 (RISC)**//| | + | | //Architettura PowerPC G4 (RISC)// | |
| + | \\ | ||
| Dato che nelle [[applicazioni]] reali la maggior parte del tempo viene dedicata all'esecuzione di operazioni molto semplici i ricercatori si concentrarono su queste operazioni comuni cercando di rendere la loro esecuzione il più veloce possibile. Dato che la massima frequenza di funzionamento delle unità era limitata dal tempo necessario ad eseguire le istruzioni più lente e i modi di indirizzamento più esotici si decise di eliminare le istruzioni e i modi di indirizzamento poco usati in modo da ottenere un set di istruzioni più snello contenente solo quelle istruzioni che effettivamente venivano richieste e che potevano essere ottimizzate per essere eseguite rapidamente, spesso in un solo ciclo di clock.((**[[http://www.ercb.com/ddj/1990/ddj.9009.html|Microprocessors From the Programmer's Perspective Review by Andrew Schulman Copyright (C) Dr. Dobb's Journal, Settembre 1990]]**)) L'obiettivo di ridurre le istruzioni portò alla creazione del nome "reduced instruction set computer" (set di istruzioni ridotto). | Dato che nelle [[applicazioni]] reali la maggior parte del tempo viene dedicata all'esecuzione di operazioni molto semplici i ricercatori si concentrarono su queste operazioni comuni cercando di rendere la loro esecuzione il più veloce possibile. Dato che la massima frequenza di funzionamento delle unità era limitata dal tempo necessario ad eseguire le istruzioni più lente e i modi di indirizzamento più esotici si decise di eliminare le istruzioni e i modi di indirizzamento poco usati in modo da ottenere un set di istruzioni più snello contenente solo quelle istruzioni che effettivamente venivano richieste e che potevano essere ottimizzate per essere eseguite rapidamente, spesso in un solo ciclo di clock.((**[[http://www.ercb.com/ddj/1990/ddj.9009.html|Microprocessors From the Programmer's Perspective Review by Andrew Schulman Copyright (C) Dr. Dobb's Journal, Settembre 1990]]**)) L'obiettivo di ridurre le istruzioni portò alla creazione del nome "reduced instruction set computer" (set di istruzioni ridotto). | ||
| Linea 44: | Linea 47: | ||
| L'approccio //RISC// ha il grande vantaggio della velocità ma il suo principale svantaggio è l'occupazione di [[memoria]] da parte del [[codice]]. Essendo presenti solo istruzioni relativamente semplici il [[codice]] scritto per [[macchine]] //RISC// tende ad essere più grande del [[codice]] scritto per [[macchine]] //CISC//. | L'approccio //RISC// ha il grande vantaggio della velocità ma il suo principale svantaggio è l'occupazione di [[memoria]] da parte del [[codice]]. Essendo presenti solo istruzioni relativamente semplici il [[codice]] scritto per [[macchine]] //RISC// tende ad essere più grande del [[codice]] scritto per [[macchine]] //CISC//. | ||
| - | |{{http://www.dizionariovideogiochi.it/lib/exe/fetch.php?cache=cache&media=maggio08:800px-architettura_pentium_4.png?200}}| | + | | {{http://www.dizionariovideogiochi.it/lib/exe/fetch.php?cache=cache&media=maggio08:800px-architettura_pentium_4.png?200}} | |
| - | + | | //Architettura Pentium 4 (CISC), notare\\ la complessità di questa architettura\\ rispetto a quella RISC del PowerPC G4// | | |
| - | |//**Architettura Pentium 4 (CISC), notare la complessità di questa architettura rispetto a quella RISC del PowerPC G4**//| | + | |
| ===== Nello stesso periodo ===== | ===== Nello stesso periodo ===== | ||
| Linea 99: | Linea 101: | ||
| Durante quegli anni i lavori sulle architetture //RISC// erano molto diffusi all'interno dei centri di ricerca. Il progetto svolto a Berkeley era talmente importante che spesso veniva utilizzato come sinonimo dell'intero paradigma //RISC//. Molte aziende erano inizialmente restie a investire sull'architettura //RISC// dato che in un prodotto commerciale la ridotta efficienza della [[memoria]] avrebbe potuto compromettere le prestazioni dei processori. Comunque nonostante alcune difficoltà iniziali nel 1986 tutti i progetti //RISC// erano diventati dei prodotti commerciali e non si può negare che tutti i moderni processori //RISC// debbano molto al progetto del RISC-II. | Durante quegli anni i lavori sulle architetture //RISC// erano molto diffusi all'interno dei centri di ricerca. Il progetto svolto a Berkeley era talmente importante che spesso veniva utilizzato come sinonimo dell'intero paradigma //RISC//. Molte aziende erano inizialmente restie a investire sull'architettura //RISC// dato che in un prodotto commerciale la ridotta efficienza della [[memoria]] avrebbe potuto compromettere le prestazioni dei processori. Comunque nonostante alcune difficoltà iniziali nel 1986 tutti i progetti //RISC// erano diventati dei prodotti commerciali e non si può negare che tutti i moderni processori //RISC// debbano molto al progetto del RISC-II. | ||
| + | \\ | ||
| |{{http://www.dizionariovideogiochi.it/lib/exe/fetch.php?cache=cache&media=maggio08:800px-pipeline_mips.png?200}}| | |{{http://www.dizionariovideogiochi.it/lib/exe/fetch.php?cache=cache&media=maggio08:800px-pipeline_mips.png?200}}| | ||
| - | |//**Pipeline del processore MIPS**//| | + | | //Pipeline del processore MIPS// | |
| + | \\ | ||
| ===== RISC successivi ===== | ===== RISC successivi ===== | ||
| Linea 139: | Linea 142: | ||
| ===== Note ===== | ===== Note ===== | ||
| - | |||
Traccia:
